PATENT ABSTRACTS OF JAPAN

(11)Publication number :

61-035568

(43) Date of publication of application: 20.02.1986

(51)Int.CI

H01L 29/90 // H01L 29/78

(21)Application number: 59-156714

(71)Applicant:

TOSHIBA CORP

(22) Date of filing:

27.07.1984

(72)Inventor:


KANEHAKO KAZUNORI

(54) GATE PROTECTING DIODE

(57)Abstract

PURPOSE: To prevent a current centralization making a permanent destraction of a junction in a junction portion near a substrate surface from causing by touching a bottom of a planar junction composing a protecting diode and forming an impurity region with a high concentration and a homopolarity to the substance.

CONSTITUTION: A P+ type impurity region 13 is formed touching the bottom of an N+ type impurity region 12. As the N+ type region 12 is connected with an input pad through a wiring layer and is also connected with a gate electrode of a MOS transistor formed in other regions of a substrate 11, a protecting diode is composed of a planar junction between the N type impurity region 12 and a P type region around 12. As a proof pressure of a junction of a junction bottom is lower than that of a junction surface by setting the concentration of a P+ type impurity region 13 higher than the concentration of the substrate by single or double figures, a breakdown current flows through a wide area of the planar junction bottom and does not flow through a narrow linear region of the junction face. Consequently, a permanent destruction of the junction by a surge application is controlled remarkably.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑩日本国特許厅(JP)

10 特許出願公開

@公開特許公報(A)

昭61-35568

®int.Cl.'

說別記号

厅内整理番号

❸公開 昭和61年(1986)2月20日

H 01 L 29/90 H 01 L 29/78

7638-5F 8422-5F

審査請求 未請求 発明の数 1 (全5頁)

ᡚ発明の名称 ゲー

ゲート保護ダイオード

到特 頭 昭59-156714

❷出 顧 昭59(1984)7月27日

の発明者 金箱 和 **範**

川崎市幸区小向東芝町 1 番地 株式会社東芝多摩川工場内

创出 願 人 株式 会社 東芝 川崎市幸区堀川町72番地

宛代 理 人 弁理士 鈴江 武彦 外2名

明初初初

1、見見の名称

グート保護ダイオード

2. 特許課業の範囲

2、 其界の辞標な製用

(発明の技能分野)

本元明は絶球ゲート登場界効果半導体装置のゲートを選がイオード、対えばMOS型半導体装置のゲートを低をサーク入力から促集するためのに 選ダイオードに関する。 (発明の技術的寿祭)

延むゲート型電外の気がみ体質でのゲート配置 ダイオードを資素したのは特な的イミー455月 が最初で、ここに関示されている保護ダイオード は別えで、ここに関示されている保護ダイオード は別えでもの構造で一般的に示される。 におり、1はP型シリコン型板である。 におり、個者間の複数が発展域では記憶が でいる。このN型不利的関域とは記憶が でいる。このN型不利的関域とは記憶が でいる。このN型不利的関域とは記憶を介して 入力パッドに接続され、またシリコンスタのゲート 電荷に登録されている。

このように入力パッドとゲート電視との間に保護ダイオードを介在させたMOS選挙専体装置で、は、保護ダイオードの逆力向前圧よりも大さいサージ電圧が入力されるとダイオードがアパランシュブレークダウンを起こして電視が展現しに開発されて、MOSトランジスクのゲートを集にはサーケににから終れれて、ケードのメードのようことが可能となる。

刊開唱61-35568(2)

ところが、上記第2回の保護ダイオードはプレーナ場合で発成されるため、シリコンは近1の衣蓋付近における複合部分、即5回中×印を付した豚分は局部的に茂方両剤圧が低い(Grove: Physics and Tadhnology of Schiconductor devices。 P. 137)。その結果、プレークタウン電気は耐圧の低いこの表面部分の接合に災中し、装着液準中重分ではセカンドプレークタウンと呼ばれる熱質様を建じて接合の永久被壊を起し息いという問題があった(一日 Trans. on Electron Device。 FD — 13、 p.p. 763 ~ 770 及び12th. Ann. Proc. 【at. Rel. Phys. Synp. 1984 p.p. 304~312)。しかも、東子の関係に作っては依然の速さが接くなる程、この同項に現在に現れることになる。

そこで、上見の課題を改善するために第3回〜 第5回に示す構造が発来提用されている。

第3回の課題は、シリコン並収表面におけるN型不確衡類は2の複合上に機能限3を介して広く_{yが}オーパーレイされた環鎖4を形成し、映電機4に 。

入力と同番位の選集を印加するようにしたものである。この名達では電板4によるフィールドアレート効果で表面付近の望起職が広げられる情報、 表面付近での電界型中が扱和されて型合の逆方向 耐圧が向上することになる(IE³、Traos.on

Electron Drice. ED - 16, p.o. 157 ~ 162)

第4回の構造はN型不純物類は2の全周型にN型調成2、を形成し、ダイオードを構成するN型不純物類域を二連返散構造としたものである。このような二連複数構造ではN、型類域の内部にも空差弱が広がるため、複合に加りる選界が展和されて製圧が成上する。

第5回の得点は、第2回の保護ダイナードで最も耐圧の低い表面付近の役合部分のみをN・/N・の二重拡散体数とし、耐圧を向上したものである。

(背景技術の質型点)

第3回〜第5回の構造は、保護ダイオードを集成するプレーチ接合の局部的なプレークグウンと 電流集中で生じる永久被選を防止する上で一定の

効果を奏するものではあるが、何れも次のような 間鎖を内容している。

即ち、これらの観念は発表ダイオードの逆方向 耐圧を向上する結果、所定の団匠以上のサージ入 カに対してもプレークダウンを生じなくなり、保 謎ダイオードとしての本業的な関連を別せなくなってしまう。

また、第3回や第4回の構造では未だ表面付近 での制圧が相対的に低いため、プレークダウン電 後の集中を回復する上で必ずしも十分とはいえない

(異羽の目的)

本発明は上記事時に振みてなされたもので、、始 数ケート型電界効果単雄体は選をサージ入力から 促張のためにこれと同一の半等を基礎に異領して 形成されるゲート保護ダイオードであって、ゲー ト保護の機能を十分に発揮できる保証の是方向的 圧を有し、且つ基板最適付近の複合部分である。 水久独康を促すような健康国中を生じることかな いゲート保護ダイオードを提供するものである。

(充頭の模型)

取り、本発明によるゲートの表示を関いません。 第一年 はは、 20 年間によるを変われて、 20 年間には、 20 年間に、 20 年間に、

(我明の実施房)

ı

:

以下に本発明の実施例を説明する。

上記支配例のゲート保護ダイオードでは、N・型不純物類様12のプレーナ協合集画に進してP・型不純物類域13が設けられているため、プレーナ接合展画部分の逆方魚耐圧が第2因のような

通常のア・型面のでは、 たいに 1 を 1 を 2 では、 1 を 2 では、 1 を 3 では、 2 を 3 では、 3 では、 3 では、 4 では、 5 では、 5

一般的に、プレーナ協合の会質部分で降降的に プレークダウン電磁が変れると、部電流で発生し た然の影響で正のフィードバックがかかるため、 プレークダウン電流で温度が高くなった部分に受 に電波が集中することになる。至1回のような一

設的な審定のプレーナを合では、この電波集中が接合を画の扱い用状質はに起こるため返合数度が全じらい。これに対し、上記実通所では接合数度での広い面積を通してプレークダウン電流が変れるから正のフィードバックで接合の無数領が生むにから正のである。

また、上記第188の実施例では第3回~前58 の従来側のような問題も生じない。前5、前3回 ~第5回の発達ではダイオード会していか~2 住が高くなるため、例定の電圧よりも25いか~2 が即回された場合にもブレークダウンを起きなり、 様数ダイオードとしての末来的な過程を集さなでし なる可能性があるが、上記短路の場合には下げて いるためゲートではのほと十分に圧圧させることができるという利点を有している。

次に上記書運搬に特定的な構造を形成するため の方法について期間すると、この構造は関えば無 8 回(A)~(D)に示すようにして砂度することができる。まず、周辺(A)に示すようにしたシリコンは級11に選択的に収累をイオン注入した段件・受不益物領域12~を形成の域(第8辺(60)を示)。次いではN・空不利均低域12~を過度のであるような高温で地域することができる。

###61- J5568(4)

合理団の根底を接合表面部の創圧よりも低くして 復対的な耐圧条件を置すことができる。また底蔵 促進が強くて接合委員部のプレークダウン耐圧が 低い場合にも、Nで型前項14の個点や形状を変 えることで促進ダイオードの逆方向針圧を適当な **倒に設定することができる。**

第3回は本発明を狙う図の提来の過渡に週刊し た更に別の実施例を示す底面圏で、Nグ盟不抵制 領域12の委遇部分周囲にのみN・慰領は14年 を形成したものである。この方道所でも第7回の 実施研と原理の効果が許られ、特にP・望不解物 調味13の製成は37日の場合よりも気に低くて 3 C.

なお、上記の実施的は好れもP型基礎を用いて いるが、本発明のゲート保証ダイオードはN笠基 坂を用いて同様に構成できることはいうまでもな


4. 国間の簡単な説明

第1回は本圧明の一実施制になるゲート母談ダ イオードを示す新周囚、狙2因はゲート保護ダイ


オードの最も基本的な役項を示す順面図、第3回 ~第5回は夫々第2回の研覧を改成した従来のゲ ート保護ダイオードを示す節頭図、第6図字(A) ~(0)は第1回の実施例に特別的な構造を形成 する方法の一貫を示す説明理、第7回および最8 異は天々本発明の他の美語羽になるゲート保証グ イオードの新聞包である。

11 -- P型シリコン基板、12.121 -- N・ 型不解物類賦、13~P* 想不相物解賦、14. 14′ 一N"型不絕物領域。


出籍人代理人 弁照士 验证就符



邓 7 🛭



和 8 图



-357-